18/12/2025
[ReUp]
MỞ ĐĂNG KÝ KHOÁ HỌC "KIỂM TRA THIẾT KẾ VI MẠCH"
✅ Bạn có muốn trở thành "người gác cổng" chất lượng cho những con chip trị giá hàng triệu đô?
✅ Bạn có sở thích "tìm lỗi" và tư duy "làm thế nào để phá hỏng" một thiết kế?
✅ Bạn muốn làm chủ SystemVerilog và phương pháp luận UVM mà mọi công ty hàng đầu đều sử dụng?
✅ Bạn muốn theo đuổi một sự nghiệp then chốt, chiếm đến 70% nguồn lực của một dự án vi mạch?
👉 KHÓA ĐÀO TẠO “KIỂM TRA THIẾT KẾ VI MẠCH” DÀNH CHO BẠN!
Phòng thí nghiệm Nghiên cứu Thiết kế vi mạch tích hợp chuyên dụng (ASICLAB) trực thuộc Trường Đại học Công nghệ Thông tin - Đại học Quốc gia TP.HCM phối hợp với Tổ chức TreSemi từ Silicon Valley, và Tập đoàn Cadence số một thế giới về thiết kế chip hân hạnh thông báo về việc khai giảng khóa đào tạo "Kiểm tra thiết kế vi mạch". Sự hợp tác này tài trợ nhiều suất học bổng đến 100% học phí cho khóa học, và hỗ trợ kết nối việc làm sau khi hoàn thành khóa học. Một con chip chỉ được sản xuất khi kỹ sư Kiểm định (DV) "bật đèn xanh". Một lỗi nhỏ bị bỏ sót có thể khiến công ty tốn hàng triệu đô la. Khóa học này sẽ đào tạo bạn trở thành một chuyên gia săn lùng lỗi, đảm bảo chất lượng tuyệt đối cho sản phẩm trước khi ra thị trường—một trong những vai trò được săn đón nhất ngành bán dẫn.
1️⃣Nội dung khóa học:
Xây dựng và giảng dạy bởi TreSemi, khóa học chuyên sâu này nhằm mục đích nâng cao kỹ năng thiết kế vi mạch bán dẫn cho đội ngũ nhân lực chuyên nghiệp ngành bán dẫn Việt Nam trong tương lai:
- Làm chủ ngôn ngữ SystemVerilog từ cơ bản đến nâng cao cho mục đích kiểm định.
- Đào tạo chuyên sâu về phương pháp luận UVM (Universal Verification Methodology) – tiêu chuẩn vàng của ngành.
- Xây dựng kiến trúc môi trường kiểm định (Testbench) phức tạp và có khả năng tái sử dụng (Driver, Monitor, Scoreboard).
- Phân tích và tối ưu độ bao phủ (Functional & Code Coverage) để đảm bảo không bỏ sót kịch bản.
- Lập kế hoạch kiểm định (Test Plan), tạo kịch bản (Test Case) và điều khiển mô phỏng để tìm lỗi.
- Phân tích và tối ưu độ bao phủ (Functional & Code Coverage) để đảm bảo không bỏ sót kịch bản.
2️⃣ Thời gian đào tạo: 4 tháng (15 tuần), dự kiến từ ngày 05/01/2026 đến ngày 29/04/2026
3️⃣ Hình thức đào tạo:
- Ngôn ngữ: Tiếng Anh
- Lý thuyết: Trực tuyến qua ứng dụng Zoom
- Thực hành: Trực tiếp tại phòng thí nghiệm
4️⃣ Đối tượng tham gia: Sinh viên đại học, Học viên Thạc sĩ, Tiến sĩ, Kỹ sư dưới 2 năm kinh nghiệm tại Việt Nam, chuyên ngành Thiết kế Vi mạch hoặc các chuyên ngành gần muốn chuyển đổi sang ngành vi mạch bán dẫn.
5️⃣ Tiêu chí xét tuyển
- Kiến thức: Hiểu biết nền tảng về Thiết kế Logic Kỹ thuật số, VLSI, Hệ điều hành Linux và Ngôn ngữ Kịch bản (Scripting).
- GPA: từ 2.5 trở lên (trên thang 4.0)
- Tiếng Anh: tương đương B1
6️⃣ Hình thức & Thời gian tuyển sinh:
- Học viên đăng ký tại: https://forms.gle/6X23BrJJ3dFVQb9g9
- Hạn đăng ký: 31/12/2025
7️⃣ Học phí & học bổng:
- Khoá học trị giá 1000USD với học bổng 60% cho 30 học viên trúng tuyển: học phí còn lại phải đóng là 400USD/học viên (tương đương 10.000.000VND/học viên)
- 9 suất học bổng lên tới 90%
+ 4 suất học bổng 70% cho 3 học viên đăng ký đầu tiên vượt qua vòng xét tuyển và phỏng vấn từ các chuyên gia TreSemi (học phí còn lại phải đóng là 300USD/học viên - tương đương 7.500.000/học viên)
+ 5 suất học bổng 90% cho 5 học viên xuất sắc có số điểm cao nhất khi tham gia vòng xét tuyển và phỏng vấn từ các chuyên gia TreSemi (học phí còn lại phải đóng là 100USD/học viên - tương đương 2.500.000VND/học viên)
8️⃣ Quyền lợi:
- Được giảng dạy và truyền đạt kinh nghiệm từ các chuyên gia hàng đầu ở thung lũng Silicon, Hoa Kỳ.
- Được truy cập vào server, sử dụng các công cụ Thiết kế vi mạch công nghiệp, chuyên dụng, bản quyền của Cadence trong suốt thời gian khoá học.
- Được cấp chứng chỉ sau khi hoàn thành khoá học.
- 10 học viên xuất sắc hoàn thành khoá học với số điểm cao nhất toàn khoá sẽ được cấp giấy khen cùng với khoản phần thưởng:
+ 5 học viên xuất sắc nhất sẽ được phần thưởng tiền mặt trị giá 2.500.000VND/học viên (100USD/học viên)
Số lượng học bổng giới hạn trao cho 30 học viên đăng ký sớm nhất và đạt tiêu chí tuyển sinh. Nắm chắc “tấm vé” gia nhập ngành bán dẫn chỉ bằng một cú click ngay hôm nay!
📩 Mọi thắc mắc xin liên hệ đến email: [email protected], [email protected]
------------------------------------------------------------------
🌈 ADMISSION OPEN FOR “VLSI DESIGN VERIFICATION” IC DESIGN COURSE
If you are a student:
✅ Do you want to be the "quality gatekeeper" for multi-million dollar chips?
✅ Do you have a knack for "finding bugs" and a mindset of "how can I break this design"?
✅ Do you want to master SystemVerilog and the UVM methodology used by every top company?
✅ Do you want a critical career path that accounts for 70% of an IC project's resources?
👉 THIS "VLSI DESIGN VERIFICATION" TRAINING COURSE IS FOR YOU!
The Application-Specific Integrated Circuit Laboratory (ASICLAB) of the University of Information Technology - VNU-HCM, in collaboration with TreSemi from Silicon Valley and Cadence, the world's number one chip design corporation, is pleased to announce the launch of "VLSI Design Verification" course. This collaboration offers numerous scholarships covering up to 100% of the tuition for the course and provides job connection support upon completion. A chip only goes to production when a Verification Engineer gives the "green light." A single missed bug can cost a company millions of dollars. This course will train you to become an expert bug hunter, ensuring absolute product quality before it hits the market—one of the most in-demand roles in the semiconductor industry.
1️⃣ Course Content:
Developed and taught by TreSemi, this intensive course aims to enhance the semiconductor design skills for the future professional workforce in Vietnam's semiconductor industry:
Master the SystemVerilog language from basic to advanced for verification purposes.
In-depth training on the UVM (Universal Verification Methodology) – the industry's gold standard.
Build complex and reusable Testbench architectures (Drivers, Monitors, Scoreboards).
Develop Test Plans, create Test Cases, and drive simulations to find bugs.
Analyze and drive Functional & Code Coverage to ensure no scenarios are missed.
Write and use Assertions (SVA) to catch errors instantly.
2️⃣ Training Duration:
4 months (15 weeks), scheduled from January 05, 2026, to April 29, 2026.
3️⃣ Training Format:
Language: English
Theory: Online via Zoom
Practice: In-person at the laboratory
4️⃣ Target Participants: University students, Master's and Ph.D. students, and engineers with less than 2 years of experience in Vietnam, majoring in IC Design or related fields who wish to transition into the semiconductor industry.
5️⃣ Admission Criteria:
Knowledge: Fundamental understanding of Digital Logic Design, VLSI, Linux Operating System, and Scripting Languages.
GPA: 2.5 or higher (on a 4.0 scale)
English Proficiency: Equivalent to B1 level
6️⃣ Application Process & Deadline:
Register at: https://forms.gle/6X23BrJJ3dFVQb9g9
Registration Deadline: December 31, 2025
7️⃣ Tuition & Scholarships:
The course is valued at $1000 USD. A 60% scholarship is offered to 30 successful applicants, reducing the remaining tuition fee to $400 USD/student (equivalent to 10,000,000 VND/student).
9 additional scholarships up to 90%:
4 scholarships of 70% for the first 3 registered students who pass the selection and interview round with TreSemi experts (remaining fee: $300 USD/student - approx. 7,500,000 VND/student).
5 scholarships of 90% for the 5 students with the highest scores in the selection and interview round (remaining fee: $100 USD/student - approx. 2,500,000 VND/student).
8️⃣ Benefits:
Be taught and mentored by leading experts from Silicon Valley, USA.
Access servers and use licensed, industry-standard IC design tools from Cadence throughout the course.
Receive a certificate upon successful completion of the course.
The top 10 outstanding students with the highest scores will receive a certificate of merit along with a cash prize:
The top 5 students will receive a cash prize of 2,500,000 VND/student (100USD/student).
Scholarships are limited and will be awarded to the first 30 students who register and meet the admission criteria. Secure your "ticket" into the semiconductor industry with just one click today!
📩 For any inquiries, please contact: [email protected], [email protected]
![[TỔNG KẾT] DVClub Vietnam | High Performance Computing & Automotive 2025📅 Ngày 16/12/2025📍 Phòng 12.1 – Tòa nhà E, UIT –...](https://img4.glunis.com/904/355/122117499669043557.jpg)
![[Hỗ trợ truyền thông]🔥TRỞ THÀNH "RENESAS CAMPUS AMBASSADOR" – BẠN ĐÃ SẴN SÀNG DẪN ĐẦU? 🚀Bạn đam mê công nghệ, yêu thích ...](https://img5.glunis.com/704/355/122117309577043557.jpg)
![🚀 [HỘI THẢO CÔNG NGHỆ] CHUẨN ĐẦU RA KỸ SƯ THIẾT KẾ CHIP: BẠN ĐÃ SẴN SÀNG CHO CƠ HỘI TOÀN CẦU? 🌐👉 Cùng với đó là Sự trở l...](https://img4.glunis.com/304/355/122116529403043557.jpg)
![[ReUp]MỞ ĐĂNG KÝ KHOÁ HỌC "KIỂM TRA THIẾT KẾ VI MẠCH"✅ Bạn có muốn trở thành "người gác cổng" chất lượng cho những con c...](https://img4.glunis.com/304/355/122116528683043557.jpg)
![[Hỗ Trợ Truyền Thông]🚨 CHÍNH THỨC MỞ ĐƠN TUYỂN SINH CHƯƠNG TRÌNH SNU-GSSSP KỲ MÙA THU 2026! ⏳ Hạn chót nộp hồ sơ: 24/12/...](https://img3.glunis.com/504/355/122115742335043557.jpg)
![[SỰ KIỆN] DVClub Vietnam : Hội Tụ Chuyên Gia & Doanh Nghiệp Vi Mạch Hàng Đầu🚀 Cơ hội vàng cho sinh viên và kỹ sư đam mê ...](https://img3.glunis.com/504/355/122114634225043557.jpg)
